#### IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re application of: Yasuo ONISHI et al.

Serial No.: Not Yet Assigned

Filed: January 31, 2001

DISPLAY DEVICE AND PIXEL CORRESPONDING DISPLAY DEVICE For:

#### **CLAIM FOR PRIORITY UNDER 35 U.S.C. 119**

Director of Patents and Trademarks Washington, D.C. 20231

January 31, 2001

Sir:

The benefit of the filing dates of the following prior foreign applications is hereby requested for the above-identified application, and the priority provided in 35 U.S.C. 119 is hereby claimed:

> Japanese Appln. No. 2000-025906, filed on February 3, 2000; and Japanese Appln. No. 2000-068937, filed on March 13, 2000.

In support of this claim, the requisite certified copies of said original foreign applications are filed herewith.

It is requested that the file of this application be marked to indicate that the applicants have complied with the requirements of 35 U.S.C. 119 and that the Patent and Trademark Office kindly acknowledge receipt of said certified copies.

In the event that any fees are due in connection with this paper, please charge our Deposit Account No. 01-2340.

> Respectfully submitted, ARMSTRONG, WESTERMAN, HATTORI McLELAND & NAUGHTON, LLP

Atty. Docket No.: 010093 Suite 1000, 1725 K Street, N.W.

Washington, D.C. 20006 Tel: (202) 659-2930 Fax: (202) 887-0357

MRQ/yap

Mel R. Quintos

Reg. No. 31,898

# 日本国特許庁 PATENT OFFICE JAPANESE GOVERNMENT



別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日 Date of Application:

2000年 3月13日

出 願 番 号 Application Number:

特願2000-068937


三洋電機株式会社

# CERTIFIED COPY OF PRIORITY DOCUMENT

2001年 1月 5日

特許庁長官 Commissioner, Patent Office





【書類名】

特許願

【整理番号】

EBA1000002

【提出日】

平成12年 3月13日

【あて先】

特許庁長官殿

【国際特許分類】

H04N 5/00

【発明者】

【住所又は居所】

大阪府守口市京阪本通2丁目5番5号 三洋電機株式会

社内

【氏名】

大西 泰生

【発明者】

【住所又は居所】 大阪府守口市京阪本通2丁目5番5号 三洋電機株式会

社内

【氏名】

小池 淳司

【特許出願人】

【識別番号】

000001889

【氏名又は名称】

三洋電機株式会社

【代理人】

【識別番号】

100086391

【弁理士】

【氏名又は名称】

香山 秀幸

【手数料の表示】

【予納台帳番号】

007386

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 9300341

【プルーフの要否】

要

【書類名】

明細書

【発明の名称】

画素対応表示装置

【特許請求の範囲】

【請求項1】 入力映像信号の水平同期信号に基づいてサンプリングクロックを発生させるクロック発生回路、

入力映像信号をクロック発生回路から発生したサンプリングクロックに基づいてサンプリングするA/D変換器、

A/D変換器から出力される画像データを所定のしきい値と比較することにより、各水平ラインの水平映像開始位置および水平映像終了位置を検出する検出手段、

1フィールド内において検出された水平映像開始位置のうち、水平同期信号によって特定される水平期間開始位置に最も近い水平映像開始位置と、1フィールド内において検出された水平映像終了位置のうち、水平同期信号によって特定される水平期間開始位置から最も遠い水平映像終了位置とに基づいて、1フィールド毎に入力画像信号の水平映像開始位置と水平映像終了位置までの距離に相当するサンプリングクロック数を算出するための算出手段、

算出手段による算出結果に基づいて、クロック発生回路を制御することにより、サンプリングクロックの周波数を調整する周波数調整手段、

算出手段による算出結果に基づいて、入力映像の画像存在領域幅が水平有効画 素数より狭いか否かを、1フィールド毎に判別する判別手段、ならびに

入力映像の画像存在領域幅が水平有効画素数より狭いと判別されたときには、 そのフィールドで求められたサンプリングクロック数に基づく周波数調整動作を 停止させる手段、

を備えている画素対応表示装置。

【請求項2】 入力画像信号の水平同期信号を遅延させて出力する遅延量可変の遅延回路、

遅延回路から出力される水平同期信号に同期したサンプリングクロックを発生 するクロック発生回路、

入力画像信号をクロック発生回路から発生したサンプリングクロックに基づい

てサンプリングするA/D変換器、

A/D変換器から出力される画像データを所定のしきい値と比較することにより、各水平ラインの水平映像開始位置および水平映像終了位置を検出する検出手段、

1フィールド内において検出された水平映像開始位置のうち、遅延回路から出力される水平同期信号によって特定される水平期間開始位置に最も近い水平映像開始位置と、1フィールド内において検出された水平映像終了位置のうち、遅延回路から出力される水平同期信号によって特定される水平期間開始位置から最も遠い水平映像終了位置とに基づいて、1フィールド毎に入力画像信号の水平映像開始位置と水平映像終了位置までの距離に相当するサンプリングクロック数を算出するための算出手段、

遅延回路に対する設定遅延量を1フィールド毎に所定量ずつ変化させることにより、サンプリングクロックの位相を1フィールド毎に所定量ずつ変化させていき、算出手段によって算出されたサンプリングクロック数が減少する方向に変化したときのフィールドにおいて遅延回路に設定されていた設定遅延量を第1遅延量として保持するとともに、算出手段によって算出されたサンプリングクロック数が増加する方向に変化したときのフィールドにおいて遅延回路に設定されていた設定遅延量を第2遅延量として保持し、第1遅延量と第2遅延量との加算平均値を算出し、得られた加算平均値に遅延回路に対する設定遅延量を設定する位相調整手段、

算出手段による算出結果に基づいて、入力映像の画像存在領域幅が水平有効画 素数より狭いか否かを、1フィールド毎に判別する判別手段、ならびに

入力映像の画像存在領域幅が水平有効画素数より狭いと判別されたときには、 そのフィールドで求められたサンプリングクロック数に基づく位相調整動作を停止させる手段、

を備えている画素対応表示装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

この発明は、画像を画素単位で表示する画素対応表示装置に関し、特に、入力される画像信号をアナログ/デジタル変換(以下、A/D変換という)する際のクロック信号と画像信号の画素との位相関係を常に安定状態に保つことにより、画像を適切に表示する画素対応表示装置に関する。

[0002]

#### 【従来の技術】

画素対応表示装置の一種の液晶表示装置では、1水平走査期間において、画像信号が有する画素データの1ドットと、液晶パネルの1画素との同期がとられて画像が表示される。また、画像信号が1垂直走査期間内に有する任意数のラインデータにおける1本の水平走査線(以下、ラインという)のラインデータが、液晶パネルにおける垂直方向の1ラインに対応して表示される。このラインデータは、画素データの集合体である。

[0003]

コンピュータが内部で扱うデータはデジタル信号であり、画像信号も画素単位のデジタル信号として発生される。しかしながら、従来から表示器として用いられているCRTディスプレイはアナログデバイスであるため、コンピュータ内で生成された画像データをコンピュータ内でアナログ画像信号に変換してCRTディスプレイに出力するようにしている。

[0004]

一方、液晶ディスプレイはデジタルデバイスであるので、コンピュータからアナログ信号として送られてきた画像信号をA/D変換する必要がある。このため、A/D変換を行なうためのサンプリングクロックをディスプレイ側で再生する必要がある。従来においては、水平同期信号だけに基づいて、A/D変換を行なうためのサンプリングクロックを再生していた。しかしながら、水平同期信号とアナログ画像信号の画素との位相関係が常に正しい状態で保たれている保証はなく、また1水平期間内の総クロック数も不明である。したがって、クロックの周波数および位相を調整するシステムが必要となる。

[0005]

サンプリングクロックの周波数および位相を入力信号に応じて自動調整する方

法として次のような方法がある。入力画像の水平有効画素数が所定の値になるように、1水平期間の総サンプリングクロック数を調整することによってサンプリングクロック周波数を調整する。また、入力画像信号の水平同期信号を遅延回路を介してサンプリングクロック発生回路に送るようにし、遅延回路の遅延量を調整することによって、サンプリングクロックの位相を調整する。

[0006]

しかしながら、この方法でサンプリングクロックの周波数および位相の調整を 正確に行うには、入力信号が次の条件を満たしている必要がある。

[0007]

条件1:水平有効画素数を正確に検出するために、入力画像中に水平有効開始 点判別用のしきい値レベルを越える水平有効開始点および水平有効終了点判別用 のしきい値レベルを越える水平有効終了点が1フィールド期間内に最低1ポイン トづつ存在すること

条件2: 第1の条件が、複数フィールド期間連続して満たされていること 【0008】

例えば、多くのスクリーンセーバー画像の場合、CRTの焼きつき防止を目的としているため、位置が固定された枠を表示せず、背景画面を黒レベルに近い画像とし、さらに表示される映像が動きのある画像として表示されている。このため、スクリーンセーバー画像が入力されている場合には、水平有効画素数を正確に検出できなくなる。

[0009]

また、水平RAMP画像には水平映像開始位置あるいは水平映像終了位置を特定する画像の急峻なエッジがなく、画像のノイズ成分や水平ジッタ成分の影響を受けやすいため、水平RAMP画像が入力されている場合には、水平有効画素数を正確に検出できない。

[0010]

つまり、従来においては、上記のような特殊画像信号と通常画像信号の区別が 出来ないため、正確なクロック自動調整を行なうことができないという問題があ る。

#### [0011]

#### 【発明が解決しようとする課題】

この発明は、入力映像信号のしきい値レベルを越える水平映像開始位置と水平 映像終了位置の差が水平有効画素数より少ない画像(例えばスクリーンセーバー 画面)を適切に判別し、その判別結果に応じてクロック自動調整動作の実行/停止状態を適切に切り替えることで、クロック自動調整の誤動作を防止し、サンプリングクロック調整を正確に行なうことができる画素対応表示装置を提供することを目的とする。

#### [0012]

#### 【課題を解決するための手段】

この発明による第1の画素対応表示装置は、入力映像信号の水平同期信号に基 づいてサンプリングクロックを発生させるクロック発生回路、入力映像信号をク ロック発生回路から発生したサンプリングクロックに基づいてサンプリングする A/D変換器、A/D変換器から出力される画像データを所定のしきい値と比較 することにより、各水平ラインの水平映像開始位置および水平映像終了位置を検 出する検出手段、1フィールド内において検出された水平映像開始位置のうち、 水平同期信号によって特定される水平期間開始位置に最も近い水平映像開始位置 と、1フィールド内において検出された水平映像終了位置のうち、水平同期信号 によって特定される水平期間開始位置から最も遠い水平映像終了位置とに基づい て、1フィールド毎に入力画像信号の水平映像開始位置と水平映像終了位置まで の距離に相当するサンプリングクロック数を算出するための算出手段、算出手段 による算出結果に基づいて、クロック発生回路を制御することにより、サンプリ ングクロックの周波数を調整する周波数調整手段、算出手段による算出結果に基 づいて、入力映像の画像存在領域幅が水平有効画素数より狭いか否かを、 1 フィ ールド毎に判別する判別手段、ならびに入力映像の画像存在領域幅が水平有効画 素数より狭いと判別されたときには、そのフィールドで求められたサンプリング クロック数に基づく周波数調整動作を停止させる手段を備えていることを特徴と する。

[0013]

この発明による第2の画素対応表示装置は、入力画像信号の水平同期信号を遅 延させて出力する遅延量可変の遅延回路、遅延回路から出力される水平同期信号 に同期したサンプリングクロックを発生するクロック発生回路、入力画像信号を クロック発生回路から発生したサンプリングクロックに基づいてサンプリングす るA/D変換器、A/D変換器から出力される画像データを所定のしきい値と比 較することにより、各水平ラインの水平映像開始位置および水平映像終了位置を 検出する検出手段、1フィールド内において検出された水平映像開始位置のうち 、遅延回路から出力される水平同期信号によって特定される水平期間開始位置に 最も近い水平映像開始位置と、 1 フィールド内において検出された水平映像終了 位置のうち、遅延回路から出力される水平同期信号によって特定される水平期間 開始位置から最も遠い水平映像終了位置とに基づいて、1フィールド毎に入力画 像信号の水平映像開始位置と水平映像終了位置までの距離に相当するサンプリン グクロック数を算出するための算出手段、遅延回路に対する設定遅延量を1フィ ールド毎に所定量ずつ変化させることにより、サンプリングクロックの位相を1 フィールド毎に所定量ずつ変化させていき、算出手段によって算出されたサンプ リングクロック数が減少する方向に変化したときのフィールドにおいて遅延回路 に設定されていた設定遅延量を第1遅延量として保持するとともに、算出手段に よって算出されたサンプリングクロック数が増加する方向に変化したときのフィ ールドにおいて遅延回路に設定されていた設定遅延量を第2遅延量として保持し 、第1遅延量と第2遅延量との加算平均値を算出し、得られた加算平均値に遅延 回路に対する設定遅延量を設定する位相調整手段、算出手段による算出結果に基 づいて、入力映像の画像存在領域幅が水平有効画素数より狭いか否かを、1フィ ールド毎に判別する判別手段、ならびに入力映像の画像存在領域幅が水平有効画 素数より狭いと判別されたときには、そのフィールドで求められたサンプリング クロック数に基づく位相調整動作を停止させる手段を備えていることを特徴とす る。

[0014]

【発明の実施の形態】

以下、図面を参照してこの発明の実施の形態について説明する。

[0015]

図1は、液晶表示装置の全体的な構成を示している。

[0016]

コンピュータ(以下PCという)10から送られてきたXGA映像信号R、G、Bは、レベル調整部1R、1G、1Bによって、後段のA/D変換器2R、2G、2Bの入力条件に合うようにレベル調整される。レベル調整が行われた映像信号R、G、Bは、A/D変換器2R、2G、2Bによってデジタルの映像データR、G、Bに変換された後、走査変換回路3R、3G、3Bに送られる。

[0017]

走査変換回路3R、3G、3Bでは、液晶パネル7R、7G、7Bに適合するように、映像データR、G、Bが走査変換される。走査変換回路3R、3G、3Bの出力は、D/A変換器4R、4G、4Bによってアナログの映像信号R、G、Bに変換される。

[0018]

D/A変換器 4R、 4G、 4B から出力される映像信号 R、 G、 B は、色信号ドライバ 5 およびサンプルホールド回路 6R、 6G、 6B を介して液晶パネル 7R、 7G、 7B に送られる。

[0019]

走査変換回路3R、3G、3B、色信号ドライバ5、サンプルホールド回路6R、6G、6Bおよび液晶パネル7R、7G、7Bには、タイミングコントローラ30からタイミング信号が送られる。A/D変換器2R、2G、2Bに送られるサンプリングクロックは、サンプリングクロック調整回路40によって生成される。D/A変換器4R、4G、4Bに送られるサンプリングクロックは、タイミングコントローラ30およびサンプリングクロック調整回路40は、CPU20によって制御される。

[0020]

図2は、サンプリングクロック調整回路40の構成を示している。

[0021]

コンピュータ10から液晶表示装置に入力された画像信号R、G、Bそれぞれ

は、レベル調整部 1R、 1G、 1Bによって、A/D変換器(A/Dコンバータ) 2R、 2G、 2Bの入力条件に合うようにレベル調整される。レベル調整された R、 G、 B信号は、A/Dコンバータ 2R、 2G、 2Bによってデジタルの R、 G、 Bデータに変換される。

[0022]

A/Dコンバータ2R、2G、2Bに対するサンプリングクロックは、クロック発生回路(PLL回路)52によって生成される。クロック発生回路52には、水平同期信号遅延回路51を介して入力画像信号に対する水平同期信号が送られている。クロック発生回路52は、水平同期信号遅延回路51から出力される水平同期信号を基準にサンプリングクロックを発生させる。サンプリングクロックの位相は、水平同期信号遅延回路51に設定される遅延量を変化させることによって調整される。

[0023]

A/Dコンバータ2R、2G、2Bによって得られたデジタルのR、G、Bデータは、水平映像開始終了検出回路41に送られる。水平映像開始終了検出回路41は、A/Dコンバータ2R、2G、2Bの出力データに基づいて、各水平ライン毎に水平映像開始位置と水平映像終了位置とを検出するために設けられたものである。

[0024]

つまり、水平映像開始終了検出回路41は、入力されたR、G、Bデータが所定の第1しきい値(映像スライスレベル)より低いレベルから、第1しきい値より高いレベルに変化したときに、サンプリングクロック1個分のパルス信号からなる水平映像開始信号を出力する。ただし、入力データが、第1しきい値より低いレベルから、第1しきい値より高いレベルに変化することによって水平映像開始信号が出力された後において、入力データが第1しきい値より高いレベルを維持している場合には、水平映像開始信号は出力されない。水平映像開始信号が出力された後において、入力データが第1しきい値より低くなり、その後に第1しきい値を再度越えた場合には、水平映像開始信号が再度出力される。

[0025]

また、水平映像開始終了検出回路41は、入力されたR、G、Bデータが所定の第2しきい値より高いレベルから第2しきい値より低いレベルに変化したときに、サンプリングクロック1個分のパルス信号からなる水平映像終了信号を出力する。水平映像開始終了検出回路41から出力された水平映像開始信号および水平映像終了信号は、最大ホールド部43に送られる。

#### [0026]

第1および第2しきい値として大きな値を設定すると輝度の低いデータは読み取れなくなり、第1および第2しきい値として小さな値を設定するとノイズをデータとして読み取る可能性があるので、第1および第2しきい値としてはノイズを拾わない程度の低い値が設定される。

#### [0027]

Hカウンタ42は、Hカウンタ42に入力されるサンプリングクロックの数をカウントする。ただし、Hカウンタ42は、水平同期信号遅延回路51から水平同期信号が入力される毎にリセットされる。したがって、Hカウンタ42は、各水平期間毎に、水平同期信号遅延回路51から出力される水平同期信号の出力タイミングからのサンプリングクロックの出力数をカウントする。Hカウンタ42のカウント値は、最大ホールド部43に送られる。

#### [0028]

最大ホールド部43は、水平映像開始信号が入力されたときのHカウンタ42のカウント値(以下、水平映像開始カウント値という)のうち、各フィールドにおいて最小のものを保持する。また、最大ホールド部43は、水平映像終了信号が入力されたときのHカウンタ42のカウント値(以下、水平映像終了カウント値という)のうち、各フィールドにおいて最大のものを保持する。最大ホールド部43は、1フィールド毎に、水平映像開始カウント値と水平映像終了カウント値とを、減算器44に送る。ただし、最大ホールド部43は、1フィールド毎にリセットされる。

#### [0029]

減算器44は、1垂直期間毎に、最大ホールド部43から1フィールド毎に送 られてくる水平映像開始カウント値と水平映像終了カウント値との差を算出し、 その演算結果を絶対値回路 4 5 に出力する。絶対値回路 4 5 は、減算器 4 4 によって得られた演算結果の絶対値を出力する。

[0030]

絶対値回路45の出力は、フィールド積算平均化回路46、クロック周波数検 出回路48およびクロック位相検出回路49に送られる。

[0031]

クロック周波数検出回路 4 8 は、サンプリングクロックの周波数自動調整時において、サンプリングクロックの周波数が最適な値かどうかを検出する回路である。クロック周波数検出回路 4 8 は、絶対値回路 4 5 の出力値と予め定められた水平有効画素数を比較し、絶対値回路 4 5 の出力値が水平有効画素数より小さければ、サンプリングクロックの周波数を上げるように CPU 5 0 に指示し、絶対値回路 4 5 の出力値が水平有効画素数より大きければ、サンプリングクロックの周波数クロック周波数を下げるように CPU 5 0 に指示する。

[0032]

CPU50は、クロック周波数検出回路48から指示に応じて、クロック発生 回路52を制御する。これにより、絶対値回路45の出力値が水平有効画素数と 一致するように、サンプリングクロックの周波数が調整される。

[0033]

クロック位相検出回路49は、サンプリングクロックの位相自動調整時において、サンプリングクロックの位相が最適な状態かどうか検出する回路である。クロック位相検出回路49は、水平同期信号遅延回路51の遅延量を1フィールド毎に、所定量ずつ変化させていき、水平映像開始カウント値と水平映像終了カウント値との差の変化に基づいて、クロック位相の最良点を検出して、CPU50に指示する。

[0034]

CPU50は、クロック位相検出回路49からの指示に応じて、水平同期信号 遅延回路51の遅延量を制御することにより、サンプリングクロックの位相を調整する。クロック位相検出回路49の詳細については、後述する。

[0035]

フィールド積算平均化回路46は、絶対値回路45の出力結果の信頼性を上げ、ノイズ等による瞬時の誤動作を防止するために、1フィールド毎に、絶対値回路45の出力値の平均を算出する。つまり、1フィールド内に絶対値回路45から出力される水平ライン毎の出力値を加算して、水平ライン数で除算することにより、1フィールド当たりの絶対値回路45の出力値の平均を算出する。

#### [0036]

フィールド積算平均化回路 4 6 から出力される 1 フィールド当たりの絶対値回路 4 5 の出力値の平均値は、表示領域狭小画像検出回路 4 7 に送られる。表示領域狭小画像検出回路 4 7 は、フィールド積算平均化回路 4 6 から送られてきた平均値を、基準値と比較することにより、入力画像が狭小画像(スクリーンセーバー画像を含む)であるか通常画像であるか判別する。ここで、狭小画像とは、画像存在領域幅が水平有効画素数より狭い画像をいう。また、基準値としては、水平有効画素数より所定数だけ少ない値が用いられる。

#### [0037]

表示領域狭小画像検出回路47の判別結果は、CPU50に送られる。クロック周波数自動調整時において、表示領域狭小画像検出回路47によって狭小画像が検出されていないときにはCPU50はクロック発生回路52に対するクロック周波数調整動作を行ない、表示領域狭小画像検出回路47によって狭小画像が検出されているときにはCPU50はクロック発生回路52に対するクロック周波数調整動作を停止させる。

#### [0038]

同様に、クロック位相自動調整時において表示領域狭小画像検出回路47によって狭小画像が検出されていないときにはCPU50は水平同期信号遅延回路51に対するクロック位相調整動作を行ない、表示領域狭小画像検出回路47によって狭小画像が検出されているときにはCPU50は水平同期信号遅延回路51に対するクロック位相調整動作を停止させる。

#### [0039]

上記表示領域狭小画像検出回路47の特徴は、単なる動画像検出を行うのではなく、サンプリングクロック調整に必要な情報となる水平映像開始位置および水

平映像終了位置を検出することが難しい画像、特にスクリーンセーバー画面に多く見られる狭小画像を判別できる点にある。もちろん水平RAMP画像や全黒画面を、狭小画像として検出できることは明らかである。

[0040]

図3 (a) に示すような通常の映像信号が入力された場合には、Th1を第1 しきい値とし、Th2を第2しきい値とすると、絶対値回路45から出力される 出力値(水平映像開始カウント値と水平映像終了カウント値との差)Xは、水平 有効画素数に一致する。

[0041]

図3(b)のように、水平有効映像期間内で、2つのしきい値レベルを上下する変化がある映像信号が入力された場合にも、最初に検出された水平映像開始位置に対応する水平映像開始カウント値と、最後に検出された水平映像終了位置に対応する水平映像終了カウント値とが、最大ホールド部43によって保持されるため、絶対値回路45から出力される出力値Xは、水平有効画素数に一致する。

[0042]

図3 (c)に示すような水平RAMP画像の映像信号が入力された場合には、水平映像開始位置を特定するための急峻なエッジがなく、ノイズの影響を受けやすいため、水平映像開始位置が不安定となる。したがって、絶対値回路45から出力される出力値(水平映像開始カウント値と水平映像終了カウント値との差)Xは、水平有効画素数より小さくなり、正確なクロック調整ができない。表示領域狭小画像検出回路47は、このような水平RAMP画像が入力された場合には入力画像を狭小画像として検出するため、クロック調整動作が停止せしめられる

[0043]

クロック位相検出回路49について説明する。クロック位相自動調整時においては、クロック位相検出回路49は、水平同期信号遅延回路51の遅延量を1フィールド毎に、所定量ずつ変化させていき、水平映像開始カウント値と水平映像終了カウント値との差の変化に基づいて、クロック位相の最良点を検出する。

[0044]

図5に基づいて、クロック位相の最良点を検出するための原理について説明する。

#### [0045]

図5(a)は、クロック位相を変化させた場合に、入力画像信号の画素とクロック位相との関係がデータ安定状態になったり、データ不安定状態になったりする様子を示している。

#### [0046]

a点がクロック位相の最良点であり、A/Dコンバータ2R、2G、2Bでサンプリングされる画像データが最も安定するポイントである。a点からクロック位相を徐々にシフトしていくと、A/Dコンバータ2R、2G、2Bでサンプリングされるデータが不安定となり、b点では最も不安定となる。

#### [0047]

図5(a)では、データ安定状態を示す変化曲線として、理解しやすくするためにSIN波形を用い、かつ位相90度のポイントを最良点とした例を示しているが、クロックの周波数やクロックジッタ量および映像スライスレベルの設定によって、この変化曲線は変化する。しかしながら、データ安定状態を示す変化曲線においては、常に、最良点であるa点付近がなだらかな曲線となるため、曲線の頂点すなわち最良点a点が見つけにくいことが理解できる。

#### [0048]

図5(b)は、クロック位相を正方向へ変化させた場合の水平映像開始カウント値と水平映像終了カウント値の差の絶対値が変化する様子を示している。図5(b)からわかるように、m点では上記絶対値が以前の値x+1からxへ減少している。また、n点では上記絶対値が以前の値xからx+1へ増加している。この絶対値変化の起こる特異点m、nは、最良点 a 点を中心として等距離だけ離れた位置にくる。

#### [0049]

図5(c)に示すように、クロック位相最良点 a 付近の絶対値x に比べて、クロック位相不安定の b 点付近の絶対値はx + 1 の値となる。したがって、絶対値がxとなる範囲内でかつ特異点であるm点とn点の中点を求めれば、クロック位

相の最良点α点が見つけられる。

[0050]

図4は、クロック位相検出回路の構成を示している。

[0051]

自動位相調整タイミング発生回路104は、たとえば液晶表示装置への入力信 号が切り替わったことを検出したとき、あるいは操作者によって自動調整指令が 入力されたとき等において、自動調整開始信号を出力する。

[0052]

クロック位相設定カウンタ103には、ディフォルト値が初期設定されており、自動調整開始信号が入力されると、入力画像信号の垂直帰線期間毎にアップカウント(カウント値が1だけインクリメント)される。また、スイッチ回路108は、常時は接点a側に切り換えられているが、自動調整時には接点b側に切り換えられる。

[0053]

クロック位相設定カウンタ103のカウント値は、スイッチ回路108を通してCPU50に入力される。CPU50は、表示領域狭小画像検出回路47によって狭小画像が検出されていないときには、スイッチ回路108から送られてきたクロック位相設定カウンタ103のカウント値を水平同期信号遅延回路51に送る。

[0054]

水平同期信号遅延回路51は、CPU50から送られてきたクロック位相設定 カウンタ103のカウント値に応じた遅延量によって水平同期信号を遅延させる

[0055]

第1の変化点検出回路101は、絶対値回路45から出力される絶対値が以前の値よりも減少する第1変化点(図5(a)のm点)を検出する。第1のクロック位相ホールド回路105は、第1の変化点検出回路101によって第1変化点が検出されたフィールドにおいて水平同期信号遅延回路51に設定されたクロック位相設定カウンタ103のカウント値を保持する。

#### [0056]

第2の変化点検出回路102は、絶対値回路45から出力される絶対値が以前の値よりも増加する第2変化点(図5(a)のn点)を検出する。第2のクロック位相ホールド回路106は、第2の変化点検出回路102によって第2変化点が検出されたフィールドにおいて水平同期信号遅延回路51に設定されたクロック位相設定カウンタ103のカウント値を保持する。

#### [0057]

加算平均回路107は、第1のクロック位相ホールド回路105に保持されているカウント値(第1カウント値)と第2のクロック位相ホールド回路106に保持されているカウント値(第2カウント値)とが、第2カウント値が第1カウント値より大きいという関係を満たしたときに、第1カウント値と第2カウント値との加算平均値を算出するとともに、自動位相調整終了信号を出力する。

#### [0058]

第1のクロック位相ホールド回路105に保持されているカウント値(第1カウント値)と第2のクロック位相ホールド回路106に保持されているカウント値(第2カウント値)とが、第2カウント値が第1カウント値より大きいという関係を満たしたときに自動位相調整を終了するようにしているのは、次の理由による。すなわち、第1変化点(図5(a)に示すm点)より、第2変化点(図5(a)に示す n点)が先に検出され、その後に第1変化点が検出された場合には、その次に第2変化点が検出されるのまで、自動調整を維持させるためである。

#### [0059]

自動位相調整終了信号が出力されると、スイッチ回路108が接点a側に戻され、加算平均回路107によって算出された値が最適な遅延量設定値(クロック位相設定値)として、CPU50を介して水平同期信号遅延回路51に送られる。そして、自動位相調整は終了する。

#### [0060]

上記クロック位相検出回路49の特徴は、入力画像信号のレベル値をそのまま 利用するのではなく、水平映像開始位置から水平映像終了位置までに出力される サンプリングクロック数に基づいてクロック位相の特異点を検出する点にある。

#### [0061]

上記クロック位相検出回路49によれば、画像内容やアナログ波形の周波数特性、すなわちオーバーシュート歪やリンギング歪の影響を受けやすい画像信号の白レベル付近や黒レベル付近のデータに関係なく、安定して最良なクロック位相を検出することができる。また、水平映像の開始位置および終了位置の両方のデータを利用しているので、画像の左部分と右部分とでのクロック位相の微妙な違いを吸収することができ、画面全体に均等かつ最良なクロック位相を検出することができる。

#### [0062]

上記実施の形態によれば、入力画像が狭小画像に切り替わったことを判別し、サンプリングクロックの周波数またはクロック位相の自動調整動作を停止させることができるので、サンプリングクロックの自動調整が誤動作することがなく、画像信号の画素データとサンプリングクロックが最も安定な位相関係を保ち、安定な映像を画素対応パネルに表示させることが可能となる。

#### [0063]

#### 【発明の効果】

この発明によれば、サンプリングクロックの調整を正確に行なうことができる ようになる。

#### 【図面の簡単な説明】

#### 【図1】

液晶表示装置の構成を示すブロック図である。

#### 【図2】

液晶表示装置に設けられたサンプリングクロック調整回路の構成を示すブロック図である。

#### 【図3】

各種入力信号に対する、水平映像開始位置、水平映像終了位置および水平有効 画素を示す模式図である。

#### 【図4】

クロック位相検出回路の構成を示すブロック図である。


#### 【図5】

クロック位相の最良点を検出するための原理を説明するための説明図である。


#### 【符号の説明】

- 1 R、1 G、1 B レベル調整部
- 2R、2G、2B A/Dコンバータ
- 4 1 水平映像開始終了検出回路
- 42 Hカウンタ
- 43 最大ホールド部
- 4 4 減算器
- 45 絶対値回路
- 46 フィールド積算平均化回路
- 47 表示領域狭小画像検出回路
- 48 クロック周波数検出回路
- 49 クロック位相検回路
- 50 CPU
- 51 水平同期信号遅延回路
- 52 クロック発生回路


【書類名】図面【図1】





【図2】




# 【図3】








【図4】



## 【図5】



【書類名】 要約書

【要約】

【課題】 この発明は、サンプリングクロックの調整を正確に行なうことができるようになる。

【解決手段】 算出手段による算出結果に基づいて、入力映像の画像存在領域幅が水平有効画素数より狭いか否かを、1フィールド毎に判別する判別手段、ならびに入力映像の画像存在領域幅が水平有効画素数より狭いと判別されたときには、そのフィールドで求められたサンプリングクロック数に基づく周波数調整動作を停止させる手段を備えている。

【選択図】 図2

### 出願人履歴情報

識別番号

[000001889]

1. 変更年月日

1993年10月20日

[変更理由]

住所変更

住 所

大阪府守口市京阪本通2丁目5番5号

氏 名

三洋電機株式会社